KAIST, 150℃ 저온 적층 원천기술 세계 최초

KAIST 연구팀이 반도체 적층 기술의 패러다임을 바꿀 원천기술을 개발해 학계와 산업계의 이목을 집중시키고 있다. 기존 반도체 웨이퍼 적층 공정은 400도 이상의 고온 환경이 필수적이었으나, 이번 연구는 150도의 저온에서도 결정학적 정렬, 즉 '결 맞춤'을 유지하며 웨이퍼를 쌓는 기술을 세계 최초로 구현하는 데 성공했다.

이 기술의 핵심은 반도체 기판 표면의 원자 배열을 정밀하게 제어하는 저온 분자빔 에피택시 공법을 개선한 데 있다. 기존에는 높은 온도 없이는 원자들이 기판 위에서 충분한 에너지를 얻지 못해 정렬되지 않는 문제가 있었는데, 연구팀은 특수 촉매층을 활용해 이 에너지 장벽을 낮추는 방식으로 난제를 해결했다.

연구팀에 따르면 이 기술을 적용한 결과 기존 고온 공정 대비 에너지 소비량이 최대 60% 감소하는 효과를 확인했다. 적층된 반도체 소자의 전기적 특성은 고온 공정과 동등 수준인 것으로 나타났으며, 웨이퍼 기판 손상률도 기존 대비 약 40% 이상 줄었다. 생산 비용 절감과 수율 개선을 동시에 달성하는 기술로 평가된다.

이 기술이 주목받는 이유는 AI 반도체 생산 패러다임 변화와 직결되기 때문이다. 엔비디아, TSMC 등 글로벌 빅테크들이 고대역폭 메모리(HBM)와 3D 집적 반도체를 차세대 AI 칩 구조로 채택하는 추세 속에서, 저온 적층 기술은 열 손상 없이 더 정밀하게 다층 구조를 쌓는 것을 가능하게 한다.

삼성전자와 SK하이닉스는 이미 HBM 3세대 이상 제품에서 적층 기술 한계 돌파를 위한 연구개발에 집중하고 있다. 국내 소재·장비 기업들도 저온 공정에 적합한 접착 소재, 봉지재, 신규 에칭 케미컬 개발에 착수하고 있어, KAIST 기술이 관련 소재 시장에 새로운 수요를 창출할 것으로 전망된다.

KAIST 연구 책임자는 '이번 기술은 단순히 온도를 낮춘 것이 아니라 저온에서도 반도체 원자 결정 구조를 완벽하게 유지하는 메커니즘을 세계 최초로 규명한 것'이라고 밝혔다. '상용화되면 3D 적층 반도체의 수율을 크게 높이고 제조 원가를 낮출 수 있을 것'이라고도 강조했다.

저온 적층 기술이 상용화되면 국내 반도체 소재 기업들에게도 큰 기회가 열릴 전망이다. 현재 고온 공정에 맞춰진 언더필 소재, 봉지재, 접착제 등이 저온 최적화 제품으로 교체되어야 하기 때문에, 국내 소재 중소기업들이 선제적 R&D 투자로 시장을 선점할 여지가 생긴다.

글로벌 반도체 업계도 적층 기술 개선에 총력을 기울이고 있다. 인텔은 자사 포베로스(Foveros) 3D 적층 기술을 고도화 중이며, TSMC는 3D 패브릭 플랫폼으로 이기종 집적 반도체 양산 역량을 강화하는 중이다. KAIST의 원천기술은 이러한 글로벌 경쟁 구도 속에서 한국이 독자적 기술 생태계를 구축할 수 있는 발판이 될 수 있다.

과학기술정보통신부와 산업통상자원부는 첨단 반도체 원천기술 확보를 핵심 국가 전략으로 삼고 있다. 정부는 2025년부터 반도체 패키징·적층 기술 분야 국가 R&D 투자를 전년 대비 30% 이상 확대한 바 있으며, 이번 KAIST 성과도 관련 지원 프로그램에서 나온 것으로 알려졌다.

연구팀은 특허 출원을 완료하고 국내외 반도체 기업들과 기술 이전 협의를 진행 중이다. 업계 전문가들은 빠르면 2028년 내 상용 생산라인 적용이 가능할 것으로 전망하며, 저온 적층 공정 확산 시 반도체 제조 비용이 추가로 10~15% 절감될 수 있다고 분석한다.

이번 기술 발표 이후 저온 공정용 반도체 접착 소재, 에칭 케미컬, 봉지 소재 분야에서 독자 기술을 보유한 기업들이 기술이전 수혜 후보로 거론되고 있다. 투자업계에서는 적층 반도체 소재 분야 선도 기업들에 대한 관심을 높일 것을 권고하는 분석 보고서가 잇따르고 있다.