TSMC, 0.42㎚ 산화알루미늄 계면 개발…실리콘 한계 돌파

TSMC 기업연구소와 대만 국립양명교통대학 공동 연구팀이 0.42나노미터(㎚) 두께의 산화알루미늄(Al₂O₃) 계면층을 활용해 단층 이황화몰리브덴(MoS₂) 트랜지스터를 구현하는 데 성공했다. 이는 실리콘 기반 트랜지스터가 직면한 물리적 한계를 넘어설 새로운 반도체 소재 기술의 돌파구로 평가받고 있다.

MoS₂는 전이금속 칼코게나이드(TMD) 계열의 2차원 소재로, 원자 한 층 수준의 극박 채널을 구현할 수 있어 차세대 초소형 트랜지스터 소재로 주목받아 왔다. 그러나 기존에는 전자 이동을 방해하는 계면 결함 문제가 상용화의 걸림돌이었다.

연구팀이 개발한 0.42㎚ 산화알루미늄 계면층은 MoS₂의 전자 수송을 보호하는 동시에 게이트 전압에 대한 강한 제어력을 유지하는 핵심 역할을 한다. 이 구조는 기존 실리콘 트랜지스터 대비 전력 소비를 크게 줄이면서도 고성능을 유지할 수 있다는 점에서 획기적이다.

반도체 업계에서는 실리콘 트랜지스터가 2나노 이하 공정에서 누설 전류, 단채널 효과 등 물리적 한계에 봉착하고 있다는 점을 오래전부터 인식해왔다. TSMC와 인텔, 삼성전자 등 주요 파운드리 기업들이 2차원 소재, 산화물 반도체 등 포스트 실리콘 소재 연구에 막대한 투자를 하고 있는 이유다.

TSMC 연구팀은 이번 성과가 단순한 학문적 발견에 그치지 않고 실제 반도체 공정에 통합될 수 있는 현실성 있는 기술임을 강조했다. 특히 산화알루미늄은 반도체 업계에서 이미 게이트 유전체 등으로 폭넓게 활용되고 있어 공정 호환성이 높다는 점이 주목된다.

전문가들은 이번 연구가 실용화까지는 수년간의 추가 검증이 필요하지만, 0.42㎚라는 기록적인 계면 두께와 안정적인 전자 이동 특성이 동시에 입증됐다는 점에서 산업적 의미가 크다고 평가한다. 차세대 저전력 AI 반도체 개발에 직접적인 영향을 미칠 것으로 예상된다.

국내 반도체 소재 업계도 포스트 실리콘 소재 개발 경쟁에 뛰어들고 있다. 강유전체 소재 기반 저전력 마이크로칩, 박막 리튬 니오베이트(TFLN) 포토닉스 소재 등 차세대 소재 연구가 활발하게 진행 중이다. TSMC의 이번 성과는 이 같은 흐름을 더욱 가속화하는 자극제가 될 것으로 보인다.

AI 반도체 수요 폭증으로 저전력·고성능 트랜지스터 소재 개발의 중요성이 어느 때보다 높아졌다. 데이터센터에서 소비되는 전력의 상당 부분이 트랜지스터 스위칭 손실에서 비롯되기 때문에, 차세대 소재를 통한 전력 효율 개선은 경제적·환경적 측면 모두에서 절실한 과제다.

2차원 소재 기반 반도체 상용화를 위해서는 대면적 균일 성장, 고순도 소재 공급망 확보, 공정 통합 기술 개발 등이 선결 과제로 남아 있다. 관련 소재 기업들의 기술 투자와 정부 R&D 지원이 연계될 경우 상용화 시점을 크게 앞당길 수 있다는 전망이 나온다.

삼성전자와 SK하이닉스도 3D D램, 비메모리 선단 공정 등에서 포스트 실리콘 소재 적용을 검토 중이며, 국내 소부장 기업들에게 새로운 고부가 소재 납품 기회가 열릴 것으로 기대된다. 구미 반도체 세라믹 소재 산학연 협력 체계, 소부장 5조 펀드 등 인프라도 이 같은 차세대 소재 개발을 뒷받침하는 방향으로 운용될 전망이다.

반도체 소재 업계 관계자는 'TSMC의 0.42㎚ 계면 기술은 차세대 소재 경쟁의 새로운 기준점이 됐다'며 '국내 기업들도 2차원 소재, 산화물 반도체 등 포스트 실리콘 소재 분야에서 선제적인 R&D 투자를 서둘러야 경쟁에서 뒤처지지 않을 것'이라고 강조했다.

향후 TSMC의 이번 연구 성과가 학술지 게재와 후속 실증을 통해 공정 통합 단계로 이어진다면, 반도체 소재 공급망 전반에 새로운 수요가 창출될 것으로 전망된다. 특히 고순도 MoS₂ 소재 생산, 원자층 증착(ALD) 장비, 계면 분석 장비 등 관련 산업 생태계 전반에 파급 효과가 미칠 것으로 예상된다.